中科院微电子研究所集成电路工程学科在集成电路科学与工程及新一代电子信息技术领域具有显著优势，其考博考试内容紧密围绕学科前沿与科研需求展开。考试科目主要包括政治、英语、专业课（830集成电路设计与系统）及面试，其中专业课涵盖半导体物理、集成电路设计原理、模拟/数字电路设计、EDA工具应用等核心知识，同时要求考生具备对先进制程芯片设计、系统级封装、智能EDA等方向的前沿认知。

考生需重点复习《半导体器件物理》《CMOS集成电路设计》《数字信号处理》等教材，结合研究所近年承担的国家集成电路产业投资基金（大基金）项目，关注第三代半导体材料、Chiplet异构集成、存算一体架构、低功耗边缘计算芯片等热点领域。建议采用"基础理论-案例分析-热点追踪"三阶段复习法：基础阶段建立半导体器件、电路设计、系统验证知识体系；案例阶段研究华为海思、中芯国际等企业的技术白皮书；热点阶段跟踪IEEE ISSCC、VLSI Symposium等顶会论文，整理近三年Nature Electronics、IEEE Journal of Solid-State Circuits中相关论文的技术路线。

面试环节注重科研潜力评估，需准备三部分内容：一是展示本科/硕士期间参与的国家重点研发计划、集成电路设计与集成系统国家工程实验室项目经历，重点阐述流片经验、设计难点突破过程；二是针对RISC-V开源架构、MLICM（机器学习集成电路混合计算模型）、3D-IC封装可靠性等方向提出创新设想，建议结合SHARC（上海集成电路研发中心）与微电子所联合实验室的科研方向设计研究计划；三是模拟技术面试，需熟练解答CMOS工艺节点迁移对晶体管迁移率、短沟道效应抑制的影响机制，或基于Matlab/Simulink搭建SoC功耗优化仿真模型。

新增考核形式包括EDA工具实操（使用Cadence Innovus完成简单SoC布局布线）、芯片验证（通过Modelsim编写UVM测试用例）及专利撰写（要求在12小时内完成基于智能EDA的芯片设计效率提升方法专利草拟）。考生应提前熟悉VHDL/Verilog硬件描述语言，掌握Synopsys Design Compiler、Mentor Calibre等工业级工具，并关注中国集成电路学会（CIC）发布的《中国集成电路产业技术路线图2.0》中划定的2025年关键路径。

研究方向建议聚焦三大领域：1）存算一体架构在边缘AI加速器中的应用，需掌握STT-MRAM、RRAM等新型非易失存储器特性；2）Chiplet-2.0时代SoC可靠性设计，重点研究TSV（硅通孔）制造缺陷检测算法；3）智能EDA工具链开发，需具备Python/TensorFlow框架下的自动化测试平台构建能力。报考者可通过访问微电子所官网公布的"集成电路设计与集成系统国家工程实验室"开放课题，提前研读2023年发布的《先进半导体材料与器件前沿研究》报告，在笔试作答中融入对GAA晶体管、二维材料异质集成等技术的评述。